时钟域

在设计中，由同一时钟信号或与主时钟同步的任何时钟提供信号的触发器构成一个时钟域。术语时钟域经常与时钟组互换使用。在执行设计的计时分析时，这些时钟域特别重要，因为需要检查时钟域内的所有交互，以检查任何可能的设置和保持时间违规，并需要在磁带取出之前进行修复。另一方面，时钟域之间的任何交互都需要显式地检查同步器，然后它们可以被视为假路径。

我们希望在一个时钟域内对所有相互作用的触发器都有严格的时钟倾斜裕度，以促进时间关闭。