IDDQ测试

Iddq测试是CMOS集成电路生产测试的多种方法之一。这些电路通常作为一种发现不同类型的制造故障的方法进行测试。电气故障可能是主要的危险，甚至可能导致死亡。这种方法依赖于测量静止状态下的电源电流(Idd)(非开关电路的静态值)。在这种状态下测量的电流称为Iddq或Idd(静止)。

此测试方法基于存在处于正确操作的静态CMOS数字电路的电源和接地之间没有静态电流路径的原理 - 除了泄漏的量小。然后，它通过对当前，这是很容易显示由于半导体制造故障的任何增加的幅度拾取检测泄漏。然后，它具有能够检查芯片上手，其中只有一个测量许多可能的故障。它也比传统的固定故障测试矢量要好得多，因为它拿起故障，通常通过这些测量未被发现去的感觉。

尽管这种方法是非常受欢迎的，简单的，它的内部运作是非常复杂的。它超越了只测量电源电流。为了给出一个例子，如果一个线被缩短到Vdd它仍将如果栅极驱动信号被设置为“1”不能绘制额外的电流。但是，不同的输入尝试设置为“0”的信号将显示在静态电流的增加，将指示电流在一个糟糕的一部分。一个典型的IDDQ测试将使用约20个输入。这些测试的投入只需要可控，并不一定可观性。这样做的原因是，可观测通过共享电源连接发生。

IDDQ的好处是远远大于任何人可能想象。首先，它是一个简单的和直接的测试，可以识别的物理缺陷比更有效地标准化设备或方法。其次，连接到它的时间不是很苛刻。这是什么意思的是，在设计时间和面积开销相对较低。测试生成速度快，测试应用时间快由于小套在载体中，并且它捕获底层效果，其它测试不能立即上拾取。

IDDQ测试的一个缺点是，它可以是时间，如果比较像扫描检测方法耗时。这也是一个更昂贵的选择，相比较而言。这样做的原因是因为它是由花太多的时间比在大批量生产读取数字引脚电流测量来实现的。